Linux premium71.web-hosting.com 4.18.0-553.44.1.lve.el8.x86_64 #1 SMP Thu Mar 13 14:29:12 UTC 2025 x86_64
LiteSpeed
Server IP : 198.187.29.8 & Your IP : 216.73.216.95
Domains :
Cant Read [ /etc/named.conf ]
User : cleahvkv
Terminal
Auto Root
Create File
Create Folder
Localroot Suggester
Backdoor Destroyer
Readme
/
lib64 /
llvm17 /
lib /
clang /
17 /
include /
Delete
Unzip
Name
Size
Permission
Date
Action
cuda_wrappers
[ DIR ]
drwxr-xr-x
2025-06-02 12:56
llvm_libc_wrappers
[ DIR ]
drwxr-xr-x
2025-06-02 12:56
openmp_wrappers
[ DIR ]
drwxr-xr-x
2025-06-02 12:56
ppc_wrappers
[ DIR ]
drwxr-xr-x
2025-06-02 12:56
__clang_cuda_builtin_vars.h
4.78
KB
-rw-r--r--
2023-11-28 08:52
__clang_cuda_cmath.h
18.06
KB
-rw-r--r--
2023-11-28 08:52
__clang_cuda_complex_builtins.h
9.36
KB
-rw-r--r--
2023-11-28 08:52
__clang_cuda_device_functions.h
56.68
KB
-rw-r--r--
2023-11-28 08:52
__clang_cuda_intrinsics.h
29.93
KB
-rw-r--r--
2023-11-28 08:52
__clang_cuda_libdevice_declares.h
21.87
KB
-rw-r--r--
2023-11-28 08:52
__clang_cuda_math.h
15.99
KB
-rw-r--r--
2023-11-28 08:52
__clang_cuda_math_forward_declares.h
8.27
KB
-rw-r--r--
2023-11-28 08:52
__clang_cuda_runtime_wrapper.h
17.61
KB
-rw-r--r--
2023-11-28 08:52
__clang_cuda_texture_intrinsics.h
31.86
KB
-rw-r--r--
2023-11-28 08:52
__clang_hip_cmath.h
26.34
KB
-rw-r--r--
2023-11-28 08:52
__clang_hip_libdevice_declares.h
19.87
KB
-rw-r--r--
2023-11-28 08:52
__clang_hip_math.h
31.96
KB
-rw-r--r--
2023-11-28 08:52
__clang_hip_runtime_wrapper.h
4.65
KB
-rw-r--r--
2023-11-28 08:52
__clang_hip_stdlib.h
1.19
KB
-rw-r--r--
2023-11-28 08:52
__stddef_max_align_t.h
857
B
-rw-r--r--
2023-11-28 08:52
__wmmintrin_aes.h
5.15
KB
-rw-r--r--
2023-11-28 08:52
__wmmintrin_pclmul.h
1.99
KB
-rw-r--r--
2023-11-28 08:52
adxintrin.h
7.37
KB
-rw-r--r--
2023-11-28 08:52
altivec.h
697.32
KB
-rw-r--r--
2023-11-28 08:52
ammintrin.h
7.54
KB
-rw-r--r--
2023-11-28 08:52
amxcomplexintrin.h
6.81
KB
-rw-r--r--
2023-11-28 08:52
amxfp16intrin.h
1.82
KB
-rw-r--r--
2023-11-28 08:52
amxintrin.h
21.12
KB
-rw-r--r--
2023-11-28 08:52
arm64intr.h
993
B
-rw-r--r--
2023-11-28 08:52
arm_acle.h
25.66
KB
-rw-r--r--
2023-11-28 08:52
arm_bf16.h
548
B
-rw-r--r--
2024-11-06 08:03
arm_cde.h
32.67
KB
-rw-r--r--
2024-11-06 08:03
arm_cmse.h
6.21
KB
-rw-r--r--
2023-11-28 08:52
arm_fp16.h
16.92
KB
-rw-r--r--
2024-11-06 08:03
arm_mve.h
1.48
MB
-rw-r--r--
2024-11-06 08:03
arm_neon.h
2.45
MB
-rw-r--r--
2024-11-06 08:03
arm_neon_sve_bridge.h
9.48
KB
-rw-r--r--
2023-11-28 08:52
arm_sme_draft_spec_subject_to_change.h
60.2
KB
-rw-r--r--
2024-11-06 08:03
arm_sve.h
1.51
MB
-rw-r--r--
2024-11-06 08:03
armintr.h
843
B
-rw-r--r--
2023-11-28 08:52
avx2intrin.h
186.96
KB
-rw-r--r--
2023-11-28 08:52
avx512bf16intrin.h
10.51
KB
-rw-r--r--
2023-11-28 08:52
avx512bitalgintrin.h
2.41
KB
-rw-r--r--
2023-11-28 08:52
avx512bwintrin.h
75.33
KB
-rw-r--r--
2023-11-28 08:52
avx512cdintrin.h
4.12
KB
-rw-r--r--
2023-11-28 08:52
avx512dqintrin.h
58.75
KB
-rw-r--r--
2023-11-28 08:52
avx512erintrin.h
11.83
KB
-rw-r--r--
2023-11-28 08:52
avx512fintrin.h
382.64
KB
-rw-r--r--
2023-11-28 08:52
avx512fp16intrin.h
156.63
KB
-rw-r--r--
2023-11-28 08:52
avx512ifmaintrin.h
2.49
KB
-rw-r--r--
2023-11-28 08:52
avx512ifmavlintrin.h
4.31
KB
-rw-r--r--
2023-11-28 08:52
avx512pfintrin.h
4.53
KB
-rw-r--r--
2023-11-28 08:52
avx512vbmi2intrin.h
13.17
KB
-rw-r--r--
2023-11-28 08:52
avx512vbmiintrin.h
3.72
KB
-rw-r--r--
2023-11-28 08:52
avx512vbmivlintrin.h
6.94
KB
-rw-r--r--
2023-11-28 08:52
avx512vlbf16intrin.h
19.21
KB
-rw-r--r--
2023-11-28 08:52
avx512vlbitalgintrin.h
4.23
KB
-rw-r--r--
2023-11-28 08:52
avx512vlbwintrin.h
121.26
KB
-rw-r--r--
2023-11-28 08:52
avx512vlcdintrin.h
7.66
KB
-rw-r--r--
2023-11-28 08:52
avx512vldqintrin.h
46.41
KB
-rw-r--r--
2023-11-28 08:52
avx512vlfp16intrin.h
85.51
KB
-rw-r--r--
2023-11-28 08:52
avx512vlintrin.h
322.29
KB
-rw-r--r--
2023-11-28 08:52
avx512vlvbmi2intrin.h
25.72
KB
-rw-r--r--
2023-11-28 08:52
avx512vlvnniintrin.h
13.13
KB
-rw-r--r--
2023-11-28 08:52
avx512vlvp2intersectintrin.h
4.44
KB
-rw-r--r--
2023-11-28 08:52
avx512vnniintrin.h
4.21
KB
-rw-r--r--
2023-11-28 08:52
avx512vp2intersectintrin.h
2.9
KB
-rw-r--r--
2023-11-28 08:52
avx512vpopcntdqintrin.h
2
KB
-rw-r--r--
2023-11-28 08:52
avx512vpopcntdqvlintrin.h
3.31
KB
-rw-r--r--
2023-11-28 08:52
avxifmaintrin.h
5.75
KB
-rw-r--r--
2023-11-28 08:52
avxintrin.h
195.41
KB
-rw-r--r--
2023-11-28 08:52
avxneconvertintrin.h
14.09
KB
-rw-r--r--
2023-11-28 08:52
avxvnniint16intrin.h
17.41
KB
-rw-r--r--
2023-11-28 08:52
avxvnniint8intrin.h
18.67
KB
-rw-r--r--
2023-11-28 08:52
avxvnniintrin.h
10.44
KB
-rw-r--r--
2023-11-28 08:52
bmi2intrin.h
7.09
KB
-rw-r--r--
2023-11-28 08:52
bmiintrin.h
14.12
KB
-rw-r--r--
2023-11-28 08:52
builtins.h
741
B
-rw-r--r--
2023-11-28 08:52
cet.h
1.49
KB
-rw-r--r--
2023-11-28 08:52
cetintrin.h
3.27
KB
-rw-r--r--
2023-11-28 08:52
cldemoteintrin.h
1.18
KB
-rw-r--r--
2023-11-28 08:52
clflushoptintrin.h
1.17
KB
-rw-r--r--
2023-11-28 08:52
clwbintrin.h
1.2
KB
-rw-r--r--
2023-11-28 08:52
clzerointrin.h
1.19
KB
-rw-r--r--
2023-11-28 08:52
cmpccxaddintrin.h
2.33
KB
-rw-r--r--
2023-11-28 08:52
cpuid.h
11.01
KB
-rw-r--r--
2023-11-28 08:52
crc32intrin.h
3.27
KB
-rw-r--r--
2023-11-28 08:52
emmintrin.h
192.64
KB
-rw-r--r--
2023-11-28 08:52
enqcmdintrin.h
2.12
KB
-rw-r--r--
2023-11-28 08:52
f16cintrin.h
5.39
KB
-rw-r--r--
2023-11-28 08:52
float.h
5.63
KB
-rw-r--r--
2023-11-28 08:52
fma4intrin.h
6.82
KB
-rw-r--r--
2023-11-28 08:52
fmaintrin.h
28.4
KB
-rw-r--r--
2023-11-28 08:52
fxsrintrin.h
2.82
KB
-rw-r--r--
2023-11-28 08:52
gfniintrin.h
7.57
KB
-rw-r--r--
2023-11-28 08:52
hexagon_circ_brev_intrinsics.h
15.59
KB
-rw-r--r--
2023-11-28 08:52
hexagon_protos.h
374.42
KB
-rw-r--r--
2023-11-28 08:52
hexagon_types.h
130.33
KB
-rw-r--r--
2023-11-28 08:52
hresetintrin.h
1.36
KB
-rw-r--r--
2023-11-28 08:52
htmintrin.h
6.14
KB
-rw-r--r--
2023-11-28 08:52
htmxlintrin.h
9.01
KB
-rw-r--r--
2023-11-28 08:52
hvx_hexagon_protos.h
254.26
KB
-rw-r--r--
2023-11-28 08:52
ia32intrin.h
12.72
KB
-rw-r--r--
2023-11-28 08:52
immintrin.h
23.57
KB
-rw-r--r--
2023-11-28 08:52
intrin.h
28.22
KB
-rw-r--r--
2023-11-28 08:52
inttypes.h
2.26
KB
-rw-r--r--
2023-11-28 08:52
invpcidintrin.h
764
B
-rw-r--r--
2023-11-28 08:52
iso646.h
656
B
-rw-r--r--
2023-11-28 08:52
keylockerintrin.h
17.98
KB
-rw-r--r--
2023-11-28 08:52
larchintrin.h
7.8
KB
-rw-r--r--
2023-11-28 08:52
limits.h
3.61
KB
-rw-r--r--
2023-11-28 08:52
lwpintrin.h
5
KB
-rw-r--r--
2023-11-28 08:52
lzcntintrin.h
3.18
KB
-rw-r--r--
2023-11-28 08:52
mm3dnow.h
4.5
KB
-rw-r--r--
2023-11-28 08:52
mm_malloc.h
1.88
KB
-rw-r--r--
2023-11-28 08:52
mmintrin.h
55.98
KB
-rw-r--r--
2023-11-28 08:52
module.modulemap
3.33
KB
-rw-r--r--
2023-11-28 08:52
movdirintrin.h
1.57
KB
-rw-r--r--
2023-11-28 08:52
msa.h
25.01
KB
-rw-r--r--
2023-11-28 08:52
mwaitxintrin.h
2.19
KB
-rw-r--r--
2023-11-28 08:52
nmmintrin.h
709
B
-rw-r--r--
2023-11-28 08:52
opencl-c-base.h
30.38
KB
-rw-r--r--
2023-11-28 08:52
opencl-c.h
874.39
KB
-rw-r--r--
2023-11-28 08:52
pconfigintrin.h
1.19
KB
-rw-r--r--
2023-11-28 08:52
pkuintrin.h
934
B
-rw-r--r--
2023-11-28 08:52
pmmintrin.h
10.5
KB
-rw-r--r--
2023-11-28 08:52
popcntintrin.h
1.82
KB
-rw-r--r--
2023-11-28 08:52
prfchiintrin.h
2.02
KB
-rw-r--r--
2023-11-28 08:52
prfchwintrin.h
2.06
KB
-rw-r--r--
2023-11-28 08:52
ptwriteintrin.h
1.05
KB
-rw-r--r--
2023-11-28 08:52
raointintrin.h
6.59
KB
-rw-r--r--
2023-11-28 08:52
rdpruintrin.h
1.59
KB
-rw-r--r--
2023-11-28 08:52
rdseedintrin.h
2.85
KB
-rw-r--r--
2023-11-28 08:52
riscv_ntlh.h
855
B
-rw-r--r--
2023-11-28 08:52
rtmintrin.h
1.25
KB
-rw-r--r--
2023-11-28 08:52
s390intrin.h
604
B
-rw-r--r--
2023-11-28 08:52
serializeintrin.h
881
B
-rw-r--r--
2023-11-28 08:52
sgxintrin.h
1.77
KB
-rw-r--r--
2023-11-28 08:52
sha512intrin.h
5.95
KB
-rw-r--r--
2023-11-28 08:52
shaintrin.h
7.37
KB
-rw-r--r--
2023-11-28 08:52
sifive_vector.h
522
B
-rw-r--r--
2023-11-28 08:52
sm3intrin.h
7.29
KB
-rw-r--r--
2023-11-28 08:52
sm4intrin.h
8.2
KB
-rw-r--r--
2023-11-28 08:52
smmintrin.h
99.32
KB
-rw-r--r--
2023-11-28 08:52
stdalign.h
911
B
-rw-r--r--
2023-11-28 08:52
stdarg.h
1.66
KB
-rw-r--r--
2023-11-28 08:52
stdatomic.h
8.3
KB
-rw-r--r--
2023-11-28 08:52
stdbool.h
1.04
KB
-rw-r--r--
2023-11-28 08:52
stddef.h
4.16
KB
-rw-r--r--
2023-11-28 08:52
stdint.h
32.49
KB
-rw-r--r--
2023-11-28 08:52
stdnoreturn.h
1.17
KB
-rw-r--r--
2023-11-28 08:52
tbmintrin.h
3.15
KB
-rw-r--r--
2023-11-28 08:52
tgmath.h
29.68
KB
-rw-r--r--
2023-11-28 08:52
tmmintrin.h
29.51
KB
-rw-r--r--
2023-11-28 08:52
tsxldtrkintrin.h
1.97
KB
-rw-r--r--
2023-11-28 08:52
uintrintrin.h
4.96
KB
-rw-r--r--
2023-11-28 08:52
unwind.h
11.21
KB
-rw-r--r--
2023-11-28 08:52
vadefs.h
1.39
KB
-rw-r--r--
2023-11-28 08:52
vaesintrin.h
2.46
KB
-rw-r--r--
2023-11-28 08:52
varargs.h
477
B
-rw-r--r--
2023-11-28 08:52
vecintrin.h
360.82
KB
-rw-r--r--
2023-11-28 08:52
velintrin.h
2.1
KB
-rw-r--r--
2023-11-28 08:52
velintrin_approx.h
3.54
KB
-rw-r--r--
2023-11-28 08:52
velintrin_gen.h
69.06
KB
-rw-r--r--
2023-11-28 08:52
vpclmulqdqintrin.h
1.06
KB
-rw-r--r--
2023-11-28 08:52
waitpkgintrin.h
1.33
KB
-rw-r--r--
2023-11-28 08:52
wasm_simd128.h
76.25
KB
-rw-r--r--
2023-11-28 08:52
wbnoinvdintrin.h
749
B
-rw-r--r--
2023-11-28 08:52
wmmintrin.h
659
B
-rw-r--r--
2023-11-28 08:52
x86gprintrin.h
2.32
KB
-rw-r--r--
2023-11-28 08:52
x86intrin.h
1.81
KB
-rw-r--r--
2023-11-28 08:52
xmmintrin.h
106.73
KB
-rw-r--r--
2023-11-28 08:52
xopintrin.h
19.96
KB
-rw-r--r--
2023-11-28 08:52
xsavecintrin.h
2.51
KB
-rw-r--r--
2023-11-28 08:52
xsaveintrin.h
1.64
KB
-rw-r--r--
2023-11-28 08:52
xsaveoptintrin.h
1
KB
-rw-r--r--
2023-11-28 08:52
xsavesintrin.h
1.24
KB
-rw-r--r--
2023-11-28 08:52
xtestintrin.h
873
B
-rw-r--r--
2023-11-28 08:52
Save
Rename
/*===------------- avx512vlvbmi2intrin.h - VBMI2 intrinsics -----------------=== * * * Part of the LLVM Project, under the Apache License v2.0 with LLVM Exceptions. * See https://llvm.org/LICENSE.txt for license information. * SPDX-License-Identifier: Apache-2.0 WITH LLVM-exception * *===-----------------------------------------------------------------------=== */ #ifndef __IMMINTRIN_H #error "Never use <avx512vlvbmi2intrin.h> directly; include <immintrin.h> instead." #endif #ifndef __AVX512VLVBMI2INTRIN_H #define __AVX512VLVBMI2INTRIN_H /* Define the default attributes for the functions in this file. */ #define __DEFAULT_FN_ATTRS128 __attribute__((__always_inline__, __nodebug__, __target__("avx512vl,avx512vbmi2"), __min_vector_width__(128))) #define __DEFAULT_FN_ATTRS256 __attribute__((__always_inline__, __nodebug__, __target__("avx512vl,avx512vbmi2"), __min_vector_width__(256))) static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_mask_compress_epi16(__m128i __S, __mmask8 __U, __m128i __D) { return (__m128i) __builtin_ia32_compresshi128_mask ((__v8hi) __D, (__v8hi) __S, __U); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_maskz_compress_epi16(__mmask8 __U, __m128i __D) { return (__m128i) __builtin_ia32_compresshi128_mask ((__v8hi) __D, (__v8hi) _mm_setzero_si128(), __U); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_mask_compress_epi8(__m128i __S, __mmask16 __U, __m128i __D) { return (__m128i) __builtin_ia32_compressqi128_mask ((__v16qi) __D, (__v16qi) __S, __U); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_maskz_compress_epi8(__mmask16 __U, __m128i __D) { return (__m128i) __builtin_ia32_compressqi128_mask ((__v16qi) __D, (__v16qi) _mm_setzero_si128(), __U); } static __inline__ void __DEFAULT_FN_ATTRS128 _mm_mask_compressstoreu_epi16(void *__P, __mmask8 __U, __m128i __D) { __builtin_ia32_compressstorehi128_mask ((__v8hi *) __P, (__v8hi) __D, __U); } static __inline__ void __DEFAULT_FN_ATTRS128 _mm_mask_compressstoreu_epi8(void *__P, __mmask16 __U, __m128i __D) { __builtin_ia32_compressstoreqi128_mask ((__v16qi *) __P, (__v16qi) __D, __U); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_mask_expand_epi16(__m128i __S, __mmask8 __U, __m128i __D) { return (__m128i) __builtin_ia32_expandhi128_mask ((__v8hi) __D, (__v8hi) __S, __U); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_maskz_expand_epi16(__mmask8 __U, __m128i __D) { return (__m128i) __builtin_ia32_expandhi128_mask ((__v8hi) __D, (__v8hi) _mm_setzero_si128(), __U); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_mask_expand_epi8(__m128i __S, __mmask16 __U, __m128i __D) { return (__m128i) __builtin_ia32_expandqi128_mask ((__v16qi) __D, (__v16qi) __S, __U); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_maskz_expand_epi8(__mmask16 __U, __m128i __D) { return (__m128i) __builtin_ia32_expandqi128_mask ((__v16qi) __D, (__v16qi) _mm_setzero_si128(), __U); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_mask_expandloadu_epi16(__m128i __S, __mmask8 __U, void const *__P) { return (__m128i) __builtin_ia32_expandloadhi128_mask ((const __v8hi *)__P, (__v8hi) __S, __U); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_maskz_expandloadu_epi16(__mmask8 __U, void const *__P) { return (__m128i) __builtin_ia32_expandloadhi128_mask ((const __v8hi *)__P, (__v8hi) _mm_setzero_si128(), __U); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_mask_expandloadu_epi8(__m128i __S, __mmask16 __U, void const *__P) { return (__m128i) __builtin_ia32_expandloadqi128_mask ((const __v16qi *)__P, (__v16qi) __S, __U); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_maskz_expandloadu_epi8(__mmask16 __U, void const *__P) { return (__m128i) __builtin_ia32_expandloadqi128_mask ((const __v16qi *)__P, (__v16qi) _mm_setzero_si128(), __U); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_mask_compress_epi16(__m256i __S, __mmask16 __U, __m256i __D) { return (__m256i) __builtin_ia32_compresshi256_mask ((__v16hi) __D, (__v16hi) __S, __U); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_maskz_compress_epi16(__mmask16 __U, __m256i __D) { return (__m256i) __builtin_ia32_compresshi256_mask ((__v16hi) __D, (__v16hi) _mm256_setzero_si256(), __U); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_mask_compress_epi8(__m256i __S, __mmask32 __U, __m256i __D) { return (__m256i) __builtin_ia32_compressqi256_mask ((__v32qi) __D, (__v32qi) __S, __U); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_maskz_compress_epi8(__mmask32 __U, __m256i __D) { return (__m256i) __builtin_ia32_compressqi256_mask ((__v32qi) __D, (__v32qi) _mm256_setzero_si256(), __U); } static __inline__ void __DEFAULT_FN_ATTRS256 _mm256_mask_compressstoreu_epi16(void *__P, __mmask16 __U, __m256i __D) { __builtin_ia32_compressstorehi256_mask ((__v16hi *) __P, (__v16hi) __D, __U); } static __inline__ void __DEFAULT_FN_ATTRS256 _mm256_mask_compressstoreu_epi8(void *__P, __mmask32 __U, __m256i __D) { __builtin_ia32_compressstoreqi256_mask ((__v32qi *) __P, (__v32qi) __D, __U); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_mask_expand_epi16(__m256i __S, __mmask16 __U, __m256i __D) { return (__m256i) __builtin_ia32_expandhi256_mask ((__v16hi) __D, (__v16hi) __S, __U); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_maskz_expand_epi16(__mmask16 __U, __m256i __D) { return (__m256i) __builtin_ia32_expandhi256_mask ((__v16hi) __D, (__v16hi) _mm256_setzero_si256(), __U); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_mask_expand_epi8(__m256i __S, __mmask32 __U, __m256i __D) { return (__m256i) __builtin_ia32_expandqi256_mask ((__v32qi) __D, (__v32qi) __S, __U); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_maskz_expand_epi8(__mmask32 __U, __m256i __D) { return (__m256i) __builtin_ia32_expandqi256_mask ((__v32qi) __D, (__v32qi) _mm256_setzero_si256(), __U); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_mask_expandloadu_epi16(__m256i __S, __mmask16 __U, void const *__P) { return (__m256i) __builtin_ia32_expandloadhi256_mask ((const __v16hi *)__P, (__v16hi) __S, __U); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_maskz_expandloadu_epi16(__mmask16 __U, void const *__P) { return (__m256i) __builtin_ia32_expandloadhi256_mask ((const __v16hi *)__P, (__v16hi) _mm256_setzero_si256(), __U); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_mask_expandloadu_epi8(__m256i __S, __mmask32 __U, void const *__P) { return (__m256i) __builtin_ia32_expandloadqi256_mask ((const __v32qi *)__P, (__v32qi) __S, __U); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_maskz_expandloadu_epi8(__mmask32 __U, void const *__P) { return (__m256i) __builtin_ia32_expandloadqi256_mask ((const __v32qi *)__P, (__v32qi) _mm256_setzero_si256(), __U); } #define _mm256_shldi_epi64(A, B, I) \ ((__m256i)__builtin_ia32_vpshldq256((__v4di)(__m256i)(A), \ (__v4di)(__m256i)(B), (int)(I))) #define _mm256_mask_shldi_epi64(S, U, A, B, I) \ ((__m256i)__builtin_ia32_selectq_256((__mmask8)(U), \ (__v4di)_mm256_shldi_epi64((A), (B), (I)), \ (__v4di)(__m256i)(S))) #define _mm256_maskz_shldi_epi64(U, A, B, I) \ ((__m256i)__builtin_ia32_selectq_256((__mmask8)(U), \ (__v4di)_mm256_shldi_epi64((A), (B), (I)), \ (__v4di)_mm256_setzero_si256())) #define _mm_shldi_epi64(A, B, I) \ ((__m128i)__builtin_ia32_vpshldq128((__v2di)(__m128i)(A), \ (__v2di)(__m128i)(B), (int)(I))) #define _mm_mask_shldi_epi64(S, U, A, B, I) \ ((__m128i)__builtin_ia32_selectq_128((__mmask8)(U), \ (__v2di)_mm_shldi_epi64((A), (B), (I)), \ (__v2di)(__m128i)(S))) #define _mm_maskz_shldi_epi64(U, A, B, I) \ ((__m128i)__builtin_ia32_selectq_128((__mmask8)(U), \ (__v2di)_mm_shldi_epi64((A), (B), (I)), \ (__v2di)_mm_setzero_si128())) #define _mm256_shldi_epi32(A, B, I) \ ((__m256i)__builtin_ia32_vpshldd256((__v8si)(__m256i)(A), \ (__v8si)(__m256i)(B), (int)(I))) #define _mm256_mask_shldi_epi32(S, U, A, B, I) \ ((__m256i)__builtin_ia32_selectd_256((__mmask8)(U), \ (__v8si)_mm256_shldi_epi32((A), (B), (I)), \ (__v8si)(__m256i)(S))) #define _mm256_maskz_shldi_epi32(U, A, B, I) \ ((__m256i)__builtin_ia32_selectd_256((__mmask8)(U), \ (__v8si)_mm256_shldi_epi32((A), (B), (I)), \ (__v8si)_mm256_setzero_si256())) #define _mm_shldi_epi32(A, B, I) \ ((__m128i)__builtin_ia32_vpshldd128((__v4si)(__m128i)(A), \ (__v4si)(__m128i)(B), (int)(I))) #define _mm_mask_shldi_epi32(S, U, A, B, I) \ ((__m128i)__builtin_ia32_selectd_128((__mmask8)(U), \ (__v4si)_mm_shldi_epi32((A), (B), (I)), \ (__v4si)(__m128i)(S))) #define _mm_maskz_shldi_epi32(U, A, B, I) \ ((__m128i)__builtin_ia32_selectd_128((__mmask8)(U), \ (__v4si)_mm_shldi_epi32((A), (B), (I)), \ (__v4si)_mm_setzero_si128())) #define _mm256_shldi_epi16(A, B, I) \ ((__m256i)__builtin_ia32_vpshldw256((__v16hi)(__m256i)(A), \ (__v16hi)(__m256i)(B), (int)(I))) #define _mm256_mask_shldi_epi16(S, U, A, B, I) \ ((__m256i)__builtin_ia32_selectw_256((__mmask16)(U), \ (__v16hi)_mm256_shldi_epi16((A), (B), (I)), \ (__v16hi)(__m256i)(S))) #define _mm256_maskz_shldi_epi16(U, A, B, I) \ ((__m256i)__builtin_ia32_selectw_256((__mmask16)(U), \ (__v16hi)_mm256_shldi_epi16((A), (B), (I)), \ (__v16hi)_mm256_setzero_si256())) #define _mm_shldi_epi16(A, B, I) \ ((__m128i)__builtin_ia32_vpshldw128((__v8hi)(__m128i)(A), \ (__v8hi)(__m128i)(B), (int)(I))) #define _mm_mask_shldi_epi16(S, U, A, B, I) \ ((__m128i)__builtin_ia32_selectw_128((__mmask8)(U), \ (__v8hi)_mm_shldi_epi16((A), (B), (I)), \ (__v8hi)(__m128i)(S))) #define _mm_maskz_shldi_epi16(U, A, B, I) \ ((__m128i)__builtin_ia32_selectw_128((__mmask8)(U), \ (__v8hi)_mm_shldi_epi16((A), (B), (I)), \ (__v8hi)_mm_setzero_si128())) #define _mm256_shrdi_epi64(A, B, I) \ ((__m256i)__builtin_ia32_vpshrdq256((__v4di)(__m256i)(A), \ (__v4di)(__m256i)(B), (int)(I))) #define _mm256_mask_shrdi_epi64(S, U, A, B, I) \ ((__m256i)__builtin_ia32_selectq_256((__mmask8)(U), \ (__v4di)_mm256_shrdi_epi64((A), (B), (I)), \ (__v4di)(__m256i)(S))) #define _mm256_maskz_shrdi_epi64(U, A, B, I) \ ((__m256i)__builtin_ia32_selectq_256((__mmask8)(U), \ (__v4di)_mm256_shrdi_epi64((A), (B), (I)), \ (__v4di)_mm256_setzero_si256())) #define _mm_shrdi_epi64(A, B, I) \ ((__m128i)__builtin_ia32_vpshrdq128((__v2di)(__m128i)(A), \ (__v2di)(__m128i)(B), (int)(I))) #define _mm_mask_shrdi_epi64(S, U, A, B, I) \ ((__m128i)__builtin_ia32_selectq_128((__mmask8)(U), \ (__v2di)_mm_shrdi_epi64((A), (B), (I)), \ (__v2di)(__m128i)(S))) #define _mm_maskz_shrdi_epi64(U, A, B, I) \ ((__m128i)__builtin_ia32_selectq_128((__mmask8)(U), \ (__v2di)_mm_shrdi_epi64((A), (B), (I)), \ (__v2di)_mm_setzero_si128())) #define _mm256_shrdi_epi32(A, B, I) \ ((__m256i)__builtin_ia32_vpshrdd256((__v8si)(__m256i)(A), \ (__v8si)(__m256i)(B), (int)(I))) #define _mm256_mask_shrdi_epi32(S, U, A, B, I) \ ((__m256i)__builtin_ia32_selectd_256((__mmask8)(U), \ (__v8si)_mm256_shrdi_epi32((A), (B), (I)), \ (__v8si)(__m256i)(S))) #define _mm256_maskz_shrdi_epi32(U, A, B, I) \ ((__m256i)__builtin_ia32_selectd_256((__mmask8)(U), \ (__v8si)_mm256_shrdi_epi32((A), (B), (I)), \ (__v8si)_mm256_setzero_si256())) #define _mm_shrdi_epi32(A, B, I) \ ((__m128i)__builtin_ia32_vpshrdd128((__v4si)(__m128i)(A), \ (__v4si)(__m128i)(B), (int)(I))) #define _mm_mask_shrdi_epi32(S, U, A, B, I) \ ((__m128i)__builtin_ia32_selectd_128((__mmask8)(U), \ (__v4si)_mm_shrdi_epi32((A), (B), (I)), \ (__v4si)(__m128i)(S))) #define _mm_maskz_shrdi_epi32(U, A, B, I) \ ((__m128i)__builtin_ia32_selectd_128((__mmask8)(U), \ (__v4si)_mm_shrdi_epi32((A), (B), (I)), \ (__v4si)_mm_setzero_si128())) #define _mm256_shrdi_epi16(A, B, I) \ ((__m256i)__builtin_ia32_vpshrdw256((__v16hi)(__m256i)(A), \ (__v16hi)(__m256i)(B), (int)(I))) #define _mm256_mask_shrdi_epi16(S, U, A, B, I) \ ((__m256i)__builtin_ia32_selectw_256((__mmask16)(U), \ (__v16hi)_mm256_shrdi_epi16((A), (B), (I)), \ (__v16hi)(__m256i)(S))) #define _mm256_maskz_shrdi_epi16(U, A, B, I) \ ((__m256i)__builtin_ia32_selectw_256((__mmask16)(U), \ (__v16hi)_mm256_shrdi_epi16((A), (B), (I)), \ (__v16hi)_mm256_setzero_si256())) #define _mm_shrdi_epi16(A, B, I) \ ((__m128i)__builtin_ia32_vpshrdw128((__v8hi)(__m128i)(A), \ (__v8hi)(__m128i)(B), (int)(I))) #define _mm_mask_shrdi_epi16(S, U, A, B, I) \ ((__m128i)__builtin_ia32_selectw_128((__mmask8)(U), \ (__v8hi)_mm_shrdi_epi16((A), (B), (I)), \ (__v8hi)(__m128i)(S))) #define _mm_maskz_shrdi_epi16(U, A, B, I) \ ((__m128i)__builtin_ia32_selectw_128((__mmask8)(U), \ (__v8hi)_mm_shrdi_epi16((A), (B), (I)), \ (__v8hi)_mm_setzero_si128())) static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_shldv_epi64(__m256i __A, __m256i __B, __m256i __C) { return (__m256i)__builtin_ia32_vpshldvq256((__v4di)__A, (__v4di)__B, (__v4di)__C); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_mask_shldv_epi64(__m256i __A, __mmask8 __U, __m256i __B, __m256i __C) { return (__m256i)__builtin_ia32_selectq_256(__U, (__v4di)_mm256_shldv_epi64(__A, __B, __C), (__v4di)__A); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_maskz_shldv_epi64(__mmask8 __U, __m256i __A, __m256i __B, __m256i __C) { return (__m256i)__builtin_ia32_selectq_256(__U, (__v4di)_mm256_shldv_epi64(__A, __B, __C), (__v4di)_mm256_setzero_si256()); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_shldv_epi64(__m128i __A, __m128i __B, __m128i __C) { return (__m128i)__builtin_ia32_vpshldvq128((__v2di)__A, (__v2di)__B, (__v2di)__C); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_mask_shldv_epi64(__m128i __A, __mmask8 __U, __m128i __B, __m128i __C) { return (__m128i)__builtin_ia32_selectq_128(__U, (__v2di)_mm_shldv_epi64(__A, __B, __C), (__v2di)__A); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_maskz_shldv_epi64(__mmask8 __U, __m128i __A, __m128i __B, __m128i __C) { return (__m128i)__builtin_ia32_selectq_128(__U, (__v2di)_mm_shldv_epi64(__A, __B, __C), (__v2di)_mm_setzero_si128()); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_shldv_epi32(__m256i __A, __m256i __B, __m256i __C) { return (__m256i)__builtin_ia32_vpshldvd256((__v8si)__A, (__v8si)__B, (__v8si)__C); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_mask_shldv_epi32(__m256i __A, __mmask8 __U, __m256i __B, __m256i __C) { return (__m256i)__builtin_ia32_selectd_256(__U, (__v8si)_mm256_shldv_epi32(__A, __B, __C), (__v8si)__A); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_maskz_shldv_epi32(__mmask8 __U, __m256i __A, __m256i __B, __m256i __C) { return (__m256i)__builtin_ia32_selectd_256(__U, (__v8si)_mm256_shldv_epi32(__A, __B, __C), (__v8si)_mm256_setzero_si256()); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_shldv_epi32(__m128i __A, __m128i __B, __m128i __C) { return (__m128i)__builtin_ia32_vpshldvd128((__v4si)__A, (__v4si)__B, (__v4si)__C); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_mask_shldv_epi32(__m128i __A, __mmask8 __U, __m128i __B, __m128i __C) { return (__m128i)__builtin_ia32_selectd_128(__U, (__v4si)_mm_shldv_epi32(__A, __B, __C), (__v4si)__A); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_maskz_shldv_epi32(__mmask8 __U, __m128i __A, __m128i __B, __m128i __C) { return (__m128i)__builtin_ia32_selectd_128(__U, (__v4si)_mm_shldv_epi32(__A, __B, __C), (__v4si)_mm_setzero_si128()); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_shldv_epi16(__m256i __A, __m256i __B, __m256i __C) { return (__m256i)__builtin_ia32_vpshldvw256((__v16hi)__A, (__v16hi)__B, (__v16hi)__C); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_mask_shldv_epi16(__m256i __A, __mmask16 __U, __m256i __B, __m256i __C) { return (__m256i)__builtin_ia32_selectw_256(__U, (__v16hi)_mm256_shldv_epi16(__A, __B, __C), (__v16hi)__A); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_maskz_shldv_epi16(__mmask16 __U, __m256i __A, __m256i __B, __m256i __C) { return (__m256i)__builtin_ia32_selectw_256(__U, (__v16hi)_mm256_shldv_epi16(__A, __B, __C), (__v16hi)_mm256_setzero_si256()); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_shldv_epi16(__m128i __A, __m128i __B, __m128i __C) { return (__m128i)__builtin_ia32_vpshldvw128((__v8hi)__A, (__v8hi)__B, (__v8hi)__C); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_mask_shldv_epi16(__m128i __A, __mmask8 __U, __m128i __B, __m128i __C) { return (__m128i)__builtin_ia32_selectw_128(__U, (__v8hi)_mm_shldv_epi16(__A, __B, __C), (__v8hi)__A); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_maskz_shldv_epi16(__mmask8 __U, __m128i __A, __m128i __B, __m128i __C) { return (__m128i)__builtin_ia32_selectw_128(__U, (__v8hi)_mm_shldv_epi16(__A, __B, __C), (__v8hi)_mm_setzero_si128()); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_shrdv_epi64(__m256i __A, __m256i __B, __m256i __C) { return (__m256i)__builtin_ia32_vpshrdvq256((__v4di)__A, (__v4di)__B, (__v4di)__C); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_mask_shrdv_epi64(__m256i __A, __mmask8 __U, __m256i __B, __m256i __C) { return (__m256i)__builtin_ia32_selectq_256(__U, (__v4di)_mm256_shrdv_epi64(__A, __B, __C), (__v4di)__A); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_maskz_shrdv_epi64(__mmask8 __U, __m256i __A, __m256i __B, __m256i __C) { return (__m256i)__builtin_ia32_selectq_256(__U, (__v4di)_mm256_shrdv_epi64(__A, __B, __C), (__v4di)_mm256_setzero_si256()); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_shrdv_epi64(__m128i __A, __m128i __B, __m128i __C) { return (__m128i)__builtin_ia32_vpshrdvq128((__v2di)__A, (__v2di)__B, (__v2di)__C); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_mask_shrdv_epi64(__m128i __A, __mmask8 __U, __m128i __B, __m128i __C) { return (__m128i)__builtin_ia32_selectq_128(__U, (__v2di)_mm_shrdv_epi64(__A, __B, __C), (__v2di)__A); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_maskz_shrdv_epi64(__mmask8 __U, __m128i __A, __m128i __B, __m128i __C) { return (__m128i)__builtin_ia32_selectq_128(__U, (__v2di)_mm_shrdv_epi64(__A, __B, __C), (__v2di)_mm_setzero_si128()); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_shrdv_epi32(__m256i __A, __m256i __B, __m256i __C) { return (__m256i)__builtin_ia32_vpshrdvd256((__v8si)__A, (__v8si)__B, (__v8si)__C); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_mask_shrdv_epi32(__m256i __A, __mmask8 __U, __m256i __B, __m256i __C) { return (__m256i)__builtin_ia32_selectd_256(__U, (__v8si)_mm256_shrdv_epi32(__A, __B, __C), (__v8si)__A); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_maskz_shrdv_epi32(__mmask8 __U, __m256i __A, __m256i __B, __m256i __C) { return (__m256i)__builtin_ia32_selectd_256(__U, (__v8si)_mm256_shrdv_epi32(__A, __B, __C), (__v8si)_mm256_setzero_si256()); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_shrdv_epi32(__m128i __A, __m128i __B, __m128i __C) { return (__m128i)__builtin_ia32_vpshrdvd128((__v4si)__A, (__v4si)__B, (__v4si)__C); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_mask_shrdv_epi32(__m128i __A, __mmask8 __U, __m128i __B, __m128i __C) { return (__m128i)__builtin_ia32_selectd_128(__U, (__v4si)_mm_shrdv_epi32(__A, __B, __C), (__v4si)__A); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_maskz_shrdv_epi32(__mmask8 __U, __m128i __A, __m128i __B, __m128i __C) { return (__m128i)__builtin_ia32_selectd_128(__U, (__v4si)_mm_shrdv_epi32(__A, __B, __C), (__v4si)_mm_setzero_si128()); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_shrdv_epi16(__m256i __A, __m256i __B, __m256i __C) { return (__m256i)__builtin_ia32_vpshrdvw256((__v16hi)__A, (__v16hi)__B, (__v16hi)__C); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_mask_shrdv_epi16(__m256i __A, __mmask16 __U, __m256i __B, __m256i __C) { return (__m256i)__builtin_ia32_selectw_256(__U, (__v16hi)_mm256_shrdv_epi16(__A, __B, __C), (__v16hi)__A); } static __inline__ __m256i __DEFAULT_FN_ATTRS256 _mm256_maskz_shrdv_epi16(__mmask16 __U, __m256i __A, __m256i __B, __m256i __C) { return (__m256i)__builtin_ia32_selectw_256(__U, (__v16hi)_mm256_shrdv_epi16(__A, __B, __C), (__v16hi)_mm256_setzero_si256()); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_shrdv_epi16(__m128i __A, __m128i __B, __m128i __C) { return (__m128i)__builtin_ia32_vpshrdvw128((__v8hi)__A, (__v8hi)__B, (__v8hi)__C); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_mask_shrdv_epi16(__m128i __A, __mmask8 __U, __m128i __B, __m128i __C) { return (__m128i)__builtin_ia32_selectw_128(__U, (__v8hi)_mm_shrdv_epi16(__A, __B, __C), (__v8hi)__A); } static __inline__ __m128i __DEFAULT_FN_ATTRS128 _mm_maskz_shrdv_epi16(__mmask8 __U, __m128i __A, __m128i __B, __m128i __C) { return (__m128i)__builtin_ia32_selectw_128(__U, (__v8hi)_mm_shrdv_epi16(__A, __B, __C), (__v8hi)_mm_setzero_si128()); } #undef __DEFAULT_FN_ATTRS128 #undef __DEFAULT_FN_ATTRS256 #endif